

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04139729 A

(43) Date of publication of application: 13.05.92

(51) Int. CI

H01L 21/338 H01L 21/60

H01L 27/12

H01L 29/812

(21) Application number: 02260574

(22) Date of filing: 01.10.90

(71) Applicant:

HITACHI LTD

(72) Inventor:


KUDO SUMIHISA


(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To improve the assembling workability, reduce the parasitic capacitance, and improve the frequency characteristic of a semiconductor device by fixing electrode terminals to metallized layers on a base by direct bonding.

CONSTITUTION: Metallized layers (conductor layers) 12 are partially provided on the surface of the main body 9 of a base 7 from the main surface to the rear through the peripheral surface. The layers 12 are composed of a metallized layer 13 for source, metallized layer 14 for drain, and metallized layer for gate 15. The base 7 is formed in one body. Source leads 4, drain leads 5, and gate leads 6 are respectively connected to the layers 13, 14, and 15 extended to the lower surface of the base 7 with a bond 16. Electrode terminals 21 of an SHF-band low-noise GaAs FET chip (semiconductor element), concretely, a source electrode terminal 21S, drain electrode terminal 21D, and gate electrode terminal 21G are fixed to these metallized layers.





⑲ 日本国特許庁(JP)

印特許出願公開

平4-139729 ⑫ 公 開 特 許 公 報 (A)

@Int. Cl. 5

識別配号

3 1 1

庁内整理番号

母公開 平成4年(1992)5月13日

H 01 L 21/338

29/812

SG

6918-4M 7514-4M

H 01 L 29/80 7735-4M

G

(全7頁) 塞査請求 未請求 請求項の数 2

半導体装置 60発明の名称

> 願 平2-260574 ②特

平2(1990)10月1日 29出 헲

I 藤 久 明 者 個発

群馬県高崎市西横手町111番地 株式会社日立製作所高崎

工場内

株式会社日立製作所 勿出 顯

東京都千代田区神田駿河台4丁目6番地

弁理士 小川 勝男 外1名 20代 理 人

- 1. 発明の名称 半導体装置
- 2. 特許請求の範囲
 - 1. 絶縁性のベースと、このベースの主面に気密 的に間定されたキャップと、前記ペースの主面 から周面を違りかつ裏面に亘って延在するよう に設けられた電気的に独立した複数のメタライ メ雇と、前記ペースの裏面にそれぞれ前記メ**タ** ライズ層に電気的に接続するように固定された リードと、前記ペース主面に固定される半導体 チップとからなり、かつ前配半導体チップは半 導体チップ表面の各電極端子が直接前配ベース 主面の各メタライズ層に重なって電気的、機械 的に接続されていることを特徴とする半導体装 置.
 - 2. 前記半導体チップは半導体チップ主面の各電 極が半導体チップの表裏を貫くように設けられ た黄道孔に充塡された様体を介して半導体チッ プの裏面に設けられた各電極端子にそれぞれ電

気的に独立して接続され、かつ前記半導体チッ プ裏面の電極端子が前記ペース主面のメタライ ズ層に接合されていることを特徴とする特許請 求の範囲第1項記載の半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体装置、特にGaAsFET(砒 化ガリウム電界効果トランジスタ)やHEMT (Bigh Electron Mobility Translator : 高電子 移動度トランジスタ)等の超高周波トランジスタ に関し、たとえば、セラミック製パッケージ構造 の超高周波トランジスタの製造に適用して有効な 技術に関する。

(従来の技術)

低報音、高遮斯周波数、高出力等の特長を有す るマイクロ彼トランジスタとして、閃亜鉛鉱型結 晶構造の基体を基にして形成されたGa.AsFB Tが広く知られている。また、このGaAsFE Tの一つとして、ショットキ陳登ゲート形電界効 果トランジスタ(MESFETとも称する。)が

特別平4-139729(2)

知られている。CaAs-MESPETはn薬電型の能動領域主面に設けられたオーミック接触構造のソース・ドレイン電極と、その中間に一つあるいは二つ設けられたショットキ接合構造のゲート電極とからなり、シングルゲート構造あるいはデュアルゲート構造を構成している。

近年、CaAs-MESPETは衝星放送受信用半導体装置としても使用されている。衛星放送受信用のSHF帯低雑音GaAs-FETについては、たとえば、株式会社オーム社発行「ナショナル・テクニカル・レポート(Hational Tecnical Report)」1986年4月号、昭和61年4月18日発行、P26~P34に記載されている。この文献には、低雑音化のためには、入力容量の低減が重要であり、記載されている半導体装置の場合には、寄生入力容量の低減が可要であり、に、半導体素子)上のポンディングパッド(ワイヤボンディングパッド)の面積を必要が、サップ(半導体素子)上のポンディングパッド(ワイヤボンディングパッド)の面積を必要が、サップ・ビスを採用している管記載されている。

着ボール径 4 0 ~ 5 0 μm. 総合位置精度± 4 ~ ± 5 μm の装置が必要と予測しているが、現段階 では 1 0 0 ~ 1 3 0 μm が実用レベルと考えられる。

微細ワイヤによるボール縮小は、もっとも効果的と思われるが、ループコントロール性、樹脂封止時のワイヤ流れおよびボトルネックキャピラリの品質、ライフ面での信頼性が課題である。」冒記載されている。

他方、特公昭 5 1 - 1 8 3 5 1 号公報には、パワード 8 T において、インダクタンスおよび熱抵抗を低減するために、表面の電極と裏面の金属層をコンタクトする構造が開示されている。

(発明が解決しようとする課題)

G a A s - M E S F E T は、半絶縁性基板の主面よ殺けられた能動領域を利用して観造される。この結果、ソース。ドレイン。ゲートの各電極は、いずれも基板の主面(上面)側に設けられることになる。したがって、組立においては、チップはその裏面を介してベース主面に固定され、チップ

一方、単導体素子の電極、すなわち、ワイヤボンディングパッドとリードとを電気的に接続するワイヤボンディングは、たとえば、工業調査会発行「電子材料別冊」取和61年11月18日発行、P123~P129に記載されているように、大別して熱圧着法(TC法)、超音波熱圧着法(TS法)、超音波法(US法)のように3方にはがある。前記熱圧着法および超音波熱圧着法では、ワイヤの先端を球状(ボール)化した後、このボール部分をキャピラリの先端面で押し潰し、これによりワイヤ先端をワイヤボンディングパッドに圧着固定する。この圧着固定の際、超音波熱圧着法ではキャピラリを接動させる。

また、同文献には、技術的問題点として以下のことが記載されている。

すなわち、この文献には、「経LS!、AS! C品では高集積化、多ピン化、表面実装化へと進 展してきており、特度要求は一段と強まっている。 TSボンディングで70μmパッドピッチ以下を 想定した場合、ワイヤサイズ18~20μm、圧

の主面の各電極はワイヤを介してベース主面のメタライズ層にそれぞれ電気的に接続される。この場合、ワイヤのインダクタンスを低くするために、同一間を複数のワイヤで接続している。複数のワイヤボンディングパッドを同一電極領域に設けるためには、パッドサイズはより小さなものが、チップを大型化しないためにも要求される。また、各ボンディング方法においても、パッドサイズに、は下限がある。

しかし、パッドサイズの縮小化はワイヤポンディング手法を採用する限り、これ以下に小さくできないであろうことに本発明者は気が付いた。

一方、前記ワイヤボンディングは、一本ずつワイヤを張ることから、ワイヤ本数の増大はワイヤボンディング時間の増大をもたらす。

本発明の目的は、寄生入力容量の低減を可能と する半導体装置を提供することにある。

本発明の他の目的は、電極接合部のパッドの小型化によって高関波特性が優れた半導体装置、たとえば、SHP帯低報音GAAsPBTを提供す

ることにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、本明報書の記述および派付図面からあき らかになるであろう。

(課題を解決するための手段)

本顧において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

緑性基板の裏面に設けられた電極端子に電気的に 接続された構造となり、かつこの電極端子がペー ス主面のメタライズ層に直接接合される構造となっていることから、その製造において、一度のア ライメントによる半導体チップの一度の接合で、 複数個所の電極端子とリードの接合が同時に行な え、組立工数の向上が達成できる。

(実施例)

以下図面を参照して本発明の一実施例について 説明する。

第1図は本発明の一実施例によるSHF帯低键音GaAa-MESFETを構成する半導体装置の概要を示す新面図、第2図は同じくキャップを取り外した半導体装置の一部を模式化した平面図、第3図は同じくチップの模式的平面図、第4図は同じくチップの底面図、第5図は同じくチップの拡大断面図、第6図は同じくチップを取り外したベースの平面図である。

この実施例の半導体装置、すなわち、SHF帯 低観音GaAs-MESFETを構成する半導体 の主面側に能動層を有し、この能動層を利用してソース(S)、ドレイン(D)、ゲート(G)が形成され、かつソース電極、ドレイン電極、ゲート電極のパッドは前記基板を貫通する貫通孔に充填された充填導体を介してチップの裏面に形成された各電極値子に電気的に繋がり、さらにこれらの各電極端子が直接前記メタライズ層に接合される構造となっている。前記パッドは一辺が50~60μm程度の略矩形状となっている。

(作用)

上記した手段によれば、本発明の半導体装置は、 ソース電極、ドレイン電極、ゲート電極のパッド は一辺が50~60μmとなる略矩形状となり、 従来のこの種半導体装置のパッド寸法に比較して 小さくなり、寄生入力容量の低級が図れる。した がって、高周波特性の向上が連成できる。

本発明の半導体装置にあっては、、ソース電極、 ドレイン電極、ゲート電極のパッドは、半絶縁性 基板の質温孔に充填された充填導体を介して半絶

パッケージ2はベース7と、このベース7の主面、すなわち、上面を塞ぐキャップ8とからなっている。前記ベース7はセラミックからなる八角形板のベース本体9と、このベース本体9の主面周縁部分に設けられた外周が8角形枠状体からなるセラミックの枠部10とからなっている。前記ペース本体9にて気密的に固定されている。前記ベース本体9に

あっては、ベース本体 9 の主面からその周面および裏面に亘って部分的にメタライズ層(源体層) 1 2 が設けられている。これらメタライズ層 1 2 は、ソース用メタライズ層 1 3 . ドレイン用メタ ライズ層 1 4 . ゲート用メタライズ層 1 5 となっ ている。前記ベース 7 は積増印刷法等によって形 成され、かつ焼成によって一体的に形成される。

前紀ソースリード4およびドレインリード5ならびにゲートリード6は、前記ペース7の下面に延在するソース用メタライズ層13、ドレイン用メタライズ層14、ゲート用メタライズ層15に対応して、それぞれ接合材16を介して接続されている。なお、各リード3はその表面にメッキ膜17が設けられている。

一方、前記ペースでにおけるペース本体9にあっては、第2図および第6図に示されるように、ペース本体9の主面からその風面および裏面に亘って、ソース用メタライズ層13,ドレイン用メタライズ層14,ゲート用メタライズ層15がそれぞれ殴けられている。そして、前紀ソース用メ

ソース 2 2 とドレイン 2 3 との間に一本のゲート 2 4 を設けたシングル・ゲート構造となっている。 ソース電極 2 5 、ドレイン電極 2 6 、ゲート電極 2 7 は、第 3 図に示すようなパターンとなり、各 電極部の一部、すなわち、第 3 図でハッチング・を 施した部分がソースパッド 2 8 、ドレインパッド 2 9 、ゲートバッド 3 0 となっている。このパッド部分が、ワイヤボンディングによるチップ構造 6 のである。しかし、この実施例のチップ 2 0 は、ワイヤボンディングを必要としない構造である。

一方、チップ20の裏面は、第4図に示されるように電極嫡子21(ソース電極嫡子21S・ドレイン電極嫡子21D・ゲート電極嫡子21G)が設けられている。そして、前記各パッド28。29、30は、第6図に示されかつ第3図および第4図で点線円で示される貫通孔(バイアーホール)に充塡された事体32、33、34によって電気的に接続されている。したがって、前記パッドの寸法は、理論的には前記貫通孔の直径寸法に

タライズ層13は、その中央が最も幅が狭く、ベ ース本体9の周縁に向かうにつれて拡削する鼓形 状となっている。また、前紀ドレイン用メタライ ズ雇14およびゲート用メタライズ雇15の先輪 部分は、前記鼓形状のソース用メタライズ層13 の最も細い部分の側方に延在している。そして、 これらメタライズ層部分、すなわち、第6図にお いてハッチングを施してそれぞれ示すソース用メ タライズ雇13におけるソース用接合部13S. ドレイン用メタライズ篇14におけるドレイン用 **権合体14D、ゲート用メタライズ層15におけ** るゲート用接合部15Gに、第1図に示されるよ うに、後述するSHP帯低雑音CaAsPETの チップ (辛薬体素子) 20の電極端子21、具体 的にはソース電極端子215、ドレイン電極端子 21日、ゲート電極端子21日が固定されている。 このSHP帯低報音GBAB-MESFETの チップ20は、第3~第5図にされるようになっ

貫通孔と電極形成時のアライメントの余裕寸法の 和なる寸法にまで小さくすることができ、50 μ m D 以下とすることができる。

ているが、第1回は模式的に矩形板として示して ある。チップ20は、第3回に示されるように、

チップ20は、第5図に示されるように、C a Asからなる半絶縁性基板35と、この基板35 主面に形成された n 形の能動層 3 6 と、この能動 眉36の両側部上にそれぞれ設けられたn * 形の オーミックコンタクト贈るてとからなり、アクテ ィブ領域を外れた部分は、前記オーミックコンタ クト層37および能動層36はエッチング除去さ れ、いわゆるメサ構造となっている。このチップ 20、すなわち、基板35の主頭は選択的に絶縁 膜40で被われている。また、前紀オーミックコ ンタクト層37上には、別々にソース電極25お よびドレイン電極26が設けられている。前記ソ ース電極25およびドレイン電極26は、1μm 程度の厚さのMo/Auで形成されている。また、 これらソース電極25とドレイン電極26との間 の能動層36上、厳密に含えば、リセスエッチン グによって形成されたりセス構底には、ALから

なるゲート電極27が設けられている。また、前記ソース電極25およびドレイン電極26は層間能録膜41で被われている。そして、前記ゲート電極27は、前記階間絶録膜41上を延在し、先端は前記能動層36やオーミッククレでする。すが除去された半絶録性基礎35上に達ししている。なた、チップ20の主面全体はパッシでが例で、前記にゲート電極27は一体もので形成したが、前記りセス底のゲート電極と、かつ實通孔に至る電極の分を別に形成するようにしてもよい。

一方、前記チップ 2 0 の裏面には、厚さ 5 μ m 程度の金からなる電極端子 2 1 が設けられている。この電極端子 2 1 は、具体的には、ソース電極端子 2 1 S、ドレイン電極端子 2 1 D、ゲート電極端子 2 1 Gとなり、第 4 図に示されるように、チップ 2 0 の主面の電極パターンに略対応して設けられている。

仙方、前記ソース電極25.ドレイン電極26.

なるパッドと、チップ裏面に設けた電極端子とを、 チップを貫通して形成した媒体を介して電気的に 接続し、前記電極端子をパッケージを構成するペ ースのメクライズ層に接合する構造となっている ことから、前記パッドの寸法を50μm □以下と 小さくすることができ、寄生入力容量の低波を図 ることができるという効果が得られる。

(2)上記(1)により、本発明の半導体装置は、 超高関級トランジスタを構成しているが、寄生人 力容量の低端によって低報音化等の高周被特性の 岡上が建成できるという効果が得られる。

(3)上記(1)により、本発明によれば、パッドの小型化と各電極においてパッドを単一とする ことができることから、チップサイズの小型化が 達成できるという効果が得られる。

(4)上記(3)により、本発明によれば、半導体素子の小型化によるパッケージの小型化によってより小型の半導体装置を提供することができる。 (5)上記(1)により、本発明の半導体装置はその組立において、ベース上にチップを直接固定 ゲート電極 2 7 の一郎、すなわち、ソースパッド 2 8 、ドレインパッド 2 9 、ゲートパッド 3 0 は、半絶縁性 基板 3 5 (チップ 2 0)を貫通して 設けられた賃通孔(バイアーホール)に 充壌された 導体 3 2 、3 3 、3 4 を介して、 半絶縁性 基板 3 5 の裏面に設けられた電極 端子 2 1 (ソース電 極端子 2 1 D 、ゲート電 電 福子 2 1 G)に それぞれ 電気的に接続されている。 前記ソースパッド 2 8 、ドレインパッド 2 9 、ゲートパッド 3 0 の各パッドは、 その大きさが 5 0 μ m □ 以下 に 形成されている。

このようなチップ20は、前記ペース7の主面例に位置決めされて重ねられ、ペース7の主面のソース用メタライズ層13、ドレイン用メタライズ層14、ゲート用メタライズ層15に、ソース電極端子21S、ドレイン電極端子21D、ゲート電極端子21Cが接合される。

このような実施例によれば、つぎのような効果が得られる。

(1) 本発明の半導体装置は、チップの電極に連

する1回の作業によって、チップポンディングと、 複数の電極とベースのメタライズ層との接合が同 時に行える結果、組立工数の低減が達成できると いう効果が得られる。

(6)上記(1)~(5)により、本発明によれば、小型でかつ高周波特性の優れた半導体装置を 提供することができるという相乗効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、本発明は上記実施例 に限定されるものではなく、その要旨を逸散しな い範囲で種々変更可能であることはいうまでもな い。たとえば、ゲートから複数本のゲート電極を 設け、かつこれらのゲート電極にそれぞれチップ 裏面の電極端子に速なるパッドを形成する構造と しても前記実施例同様な効果が得られる。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるGaAs-MBSFBTの製造技術に適用した場合について説明したが、それに限定されるものではなく、たとえば、シリコンによるICやGaAs!

特別平4-139729(6)

C等あるいはHEMTの製造技術などに適用でき

本発明は少なくとも半導体装置の製造技術には 適用できる。

(発明の効果)

本願において開示される発明のうち代表的なも のによって得られる効果を簡単に説明すれば、下 紀のとおりである。

すなわち、本発明の半導体装置は、セラミック からなるベースの主面にチップを搭載するが、チ ップにおけるソース電極、ドレイン電極、ゲート 電極に連なるパッドは、チップを質過して充填さ れた導体を介してチップ裏面の電極端子に電気的 に繋がり、これら電極端子がベース上のメタライ ズ層に固定されるダイレクトポンディング構造と なっていることから、組立の作業性が良好となる。 また、本発明の半導体装置は前記パッドを50% m口以下とすることもでき、寄生容量低減から高 周波特性の向上が達成できる。

4. 図面の簡単な説明

極端子、21G…ゲート電極端子、21S…ソー ス電極端子、22…ソース、23…ドレイン、2 4 …ゲート、25…ソース電極、26…ドレイン 電極、21…ゲート電極、28…ソースパッド、 29… ドレインパッド、30…ゲートパッド、3 2, 33, 34… 課体、35… 半絶縁性基板、3 6…能動層、37…オーミックコンタクト層、4 0…絶縁膜、4.1…層間絶縁膜、4.2…バッシベ

代理人 弁理士 小川勝男伽

第1図は本発明の一実施例によるSHF帯低雑 音GaAs-MESPETを構成する半単体装置 の概要を示す断面図、


第2図は同じくキャップを取り外した半導体数 置の一郎を模式化した平面図、 第3四は同じく チップの模式的平衡図、

第4団は同じくチップの底面図、

第5図は同じくチップの拡大断面図、

第6図は同じくチップを取り外したペースの平 面觑である。

1…半導体装置、2…パッケージ、3…リード、 4…ソースリード、5…ドレインリード、6…ゲ ートリード、フルベース、8・キャップ、9・・ベ ース本体、10…枠部、11…接合材、12…メ タライズ層、13…ソース用メタライズ層、13 S…ソース用接合部、I4…ドレイン用メタライ ズ層、14D…ドレイン用接合部、15…ゲート 用メタライズ層、15G…ゲート用接合部、16 …接合材、17…メッキ膜、20…チップ(半導 休素子)、21…電極端子、21D…ドレイン電



1-中群体装置

3- 1J-F

6- ゲートリード

8~ キャップ

20~ チャブ

32,33,34- 导体

2-パッケージ


5- ドレインリード


7-ベース

12-メタライズ系

21-包括增子

特開平4-139729(7)





4-ソ-スリード 5-ドレインリード 6-ゲ-トリード 13-ソ-ス月メタライズ層 13S-ソ-ス用枠合部 14-ドレイン用ギタライズ層 14D-ドレイン用 枠合部 15-ゲート用メタライズ層 15G-ゲート用 棒合部